Compre estação de retrabalho BGA

Compre estação de retrabalho BGA 

1. Aplicação de estação de retrabalho óptico automático BGA 

Trabalhe com todos os tipos de placas-mãe ou PCBA.

Solda, reball, dessoldagem de diferentes tipos de chips: BGA,PGA,POP,BQFP,QFN,SOT223,PLCC,TQFP,TDFN,TSOP,

PBGA, CPGA, chip LED.

2.Características do produtoÓptica AutomáticaEstação de retrabalho BGA 

3.Especificação deÓptica AutomáticaEstação de retrabalho BGA 

4.Detalhes deÓptica AutomáticaEstação de retrabalho BGA 

5.Por que escolher o nossoÓptica AutomáticaEstação de retrabalho BGA? 

6.Certificado deÓptica AutomáticaEstação de retrabalho BGA 

Certificados UL, E-MARK, CCC, FCC, CE ROHS. Entretanto, para melhorar e aperfeiçoar o sistema de qualidade,

Dinghua passou na certificação de auditoria no local ISO, GMP, FCCA, C-TPAT.

7. Embalagem e envio deAutomáticoEstação de retrabalho BGA 

8. Envio paraÓptica AutomáticaMáquina de reballing BGA

DHL/TNT/FEDEX. Se você quiser outro prazo de envio, informe-nos. Nós iremos apoiá-lo.

9. Condições de Pagamento

Transferência bancária, Western Union, cartão de crédito.

Por favor, diga-nos se precisar de outro suporte.

10. Como funciona a máquina de reballing automática BGA IC DH-A2?

11. Conhecimento relacionado

Sobre chip flash

Dinâmica de oferta

Recentemente, a nova empresa proprietária de chips da SandForce, LSI, disse que está desenvolvendo um novo firmware para o SSD mestre SF

em Ultrabook. A principal função é reduzir o consumo de energia do SSD, e também melhorar o desempenho do

SSD e acelerar a inicialização. velocidade.

parâmetro

3. Fonte de alimentação 3V;

A matriz de células de memória interna do chip é (256 M + 8 0,192 M) bit × 8 bits, e o registro de dados e a memória buffer são ambos

(2k + 64) bits × 8 bits;

Porta de E/S com multiplexação de instruções/endereços/dados;

Os comandos de programa e apagamento podem ser suspensos durante a conversão de energia;

Graças à confiável tecnologia de portão móvel CMOS, o chip pode atingir um ciclo máximo de programação/apagamento de 100kB, o que

garante armazenamento de dados por 10 anos sem perda.

Status de trabalho

E/S0~I/O7: porta de entrada e saída de dados, a porta de E/S é frequentemente usada para entrada de instruções e endereço e entrada/saída de dados,

onde os dados estão

Entre durante o processo de leitura. Quando o chip não é selecionado ou não pode ser enviado, a porta de E/S está em um estado de alta impedância.

CLE: O latch de instrução é usado para ativar a instrução no caminho do registrador de instruções e travar a instrução no

a borda ascendente de WE e CLE é alta.

ALE: Trava de endereço, usada para ativar o caminho do endereço para o registro de endereço interno, e o endereço é travado no

A vantagem ascendente da WE e da ALE é alta.

CE: Seletor de Chip, usado para controlar a seleção de dispositivos. Quando o dispositivo está ocupado, o CE é alto e ignorado e o dispositivo não pode retornar

para o estado de espera.

RE: Habilitação de leitura, usada para controlar a saída contínua de dados e enviar os dados para o barramento de E/S. Os dados de saída são válidos apenas em

a borda descendente do RE, e também pode acumular endereços de dados internos.

WE: O terminal de habilitação de gravação é usado para controlar a escrita de instruções da porta de E/S. Ao mesmo tempo, o comando, endereço

e os dados podem ser travados na borda ascendente do pulso WE através desta porta.

WP: Protetor contra gravação, que pode ser protegido contra gravação na conversão de energia através do terminal WP. Quando WP está baixo, seu interno

o gerador de alto nível será reiniciado.

R/B: Saída Pronto/Ocupado, a saída de R/B pode mostrar o status operacional do dispositivo. Quando R/B está baixo, indica que um programa,

operação de apagamento ou leitura aleatória está em andamento. Após a conclusão da operação, R/B retornará automaticamente ao nível alto. Desde o

terminal for uma saída de dreno aberto, ele não estará em um estado de alta impedância mesmo quando o chip não estiver selecionado ou a saída estiver desabilitada.

PRE: Operação de leitura ao ligar, usada para controlar a operação de leitura automática quando a alimentação está ligada, e o terminal PRE pode ser conectado

ao VCC para realizar a operação de leitura automática ao ligar.

VCC: Terminal de alimentação do chip.

VSS: Chip terra.

NC: Pendurado.

Edição de status de trabalho

Operação de leitura de 1 página

O estado padrão do chip flash é o estado de leitura. A operação de leitura consiste em iniciar a instrução escrevendo o endereço 00h no

registro de instrução através de 4 ciclos de endereço. Uma vez que a instrução é travada, a operação de leitura não pode ser escrita na próxima página.

Os dados podem ser gerados aleatoriamente de uma página escrevendo uma instrução de saída de dados aleatória. O endereço de dados pode encontrar automaticamente

o próximo endereço por instruções de saída aleatórias do endereço de dados a ser gerado. Operações aleatórias de saída de dados podem ser usadas múltiplas

vezes.

Programação de 2 páginas

A programação do chip flash é página por página, mas suporta programação de múltiplas páginas parciais em um ciclo de programação de página única,

enquanto o número de páginas consecutivas de uma página parcial é 2.112. A operação do programa pode ser iniciada escrevendo no programa de página

instrução de confirmação (10h), mas dados contínuos devem ser inseridos antes da instrução (10h) ser escrita.

Carregando dados continuamente Depois de escrever uma instrução de entrada de dados contínua (80h), ele iniciará 4 ciclos de entrada de endereço e carregamento de dados, mas

a palavra é diferente dos dados programados, não precisa ser carregada. O chip suporta entrada aleatória de dados na página e pode

altere automaticamente o endereço de acordo com o comando de entrada de dados aleatórios (85h). A entrada aleatória de dados também pode ser usada várias vezes.

3 programação de cache

A programação em cache é um tipo de programação de página que pode ser executada por um registro de dados de 2112-byte e é válida apenas em um bloco. Porque

o chip flash possui um buffer de página, ele pode realizar entrada contínua de dados quando o registro de dados é programado na célula de memória. Cache

a programação só pode começar após o final de um ciclo de programação incompleto e os registros de dados serem passados ​​​​do cache. A programação interna pode ser avaliada pelo pino R/B. Se o sistema usar apenas R/B para monitorar o progresso do programa, então a ordem da última página

do programa alvo deve ser organizado pelas instruções de programação da página atual.

4 unidades de armazenamento para dublagem

Este efeito pode sobrescrever de forma rápida e eficiente os dados em uma página sem acessar a memória externa. Desde o tempo gasto em contínuo

o acesso e o recarregamento são reduzidos, a capacidade de execução do sistema é melhorada. Especialmente quando uma parte do bloco é atualizada e o

o resto do bloco precisa ser copiado para o novo bloco, suas vantagens são claramente mostradas. Esta operação é um comando de leitura executado continuamente,

mas não requer acesso contínuo e cópia do programa do endereço de destino. Uma operação de leitura do endereço da página original

a instrução "35h" pode transferir todos os 2.112 bytes de dados para o buffer de dados interno. Quando o chip retorna ao estado pronto, a cópia da página

a instrução de entrada de dados com o loop de endereço de destino é escrita. O programa de erro nesta operação é dado pelo status “aprovado/reprovado”. No entanto,

se a operação demorar muito para ser executada, ocorrerá um erro de operação de bit devido à perda de dados, resultando em um erro externo "verificar/corrigir" verificação do dispositivo

falha. Por este motivo, a operação deve ser corrigida com dois erros.

Apagamento de 5 blocos

A operação de apagamento do chip flash é realizada em bloco. O carregamento do endereço do bloco começará com uma instrução de apagamento do bloco e será concluído em dois ciclos. Na verdade, quando as linhas de endereço A12 a A17 são deixadas flutuantes, apenas as linhas de endereço A18 a A28 ficam disponíveis. O apagamento pode ser iniciado carregando o comando de confirmação de apagamento e o endereço do bloco. Esta operação deve ser realizada nesta ordem para evitar que o conteúdo da memória seja afetado por ruídos externos e cause um erro de apagamento.

6 status de leitura

Um registro de status dentro do chip flash confirma que as operações de programação e apagamento foram concluídas com sucesso. Após a instrução de escrita (70h) no registrador de instruções, o ciclo de leitura envia o conteúdo do registrador de status para a E/S na borda descendente de CE ou RE. O registrador de instrução permanecerá no estado de leitura até que a nova instrução chegue, portanto, se o registrador de status estiver no estado de leitura durante um ciclo de leitura aleatório, uma instrução de leitura deverá ser dada antes do início do ciclo de leitura.